

Komputery macierzowe

Andrzej Licznierski-Godziuk, 23Ć

Procesor macierzowy, procesor wektorowy (angielskie *array processor*), procesor dołączany do tradycyjnego procesora SISD, umożliwiający wykonywanie instrukcji w sposób równoległy; operacje na elementach danych instrukcji (np. składowych wektorów w sensie algebraicznym) są wykonywane jednocześnie przez zwielokrotnione, współpracujące ze sobą układy procesora macierzowego. Zazwyczaj te same instrukcje odnoszą się do różnych danych – rachunki macierzowe, wektorowe (SIMD).

Hasło opracowano na podstawie “Słownika Encyklopedycznego - Informatyka” Wydawnictwa Europa. Autor - Zdzisław Płoski. ISBN 83-87977-16-0. Rok wydania 1999. (wiem.onet.pl)

Komputer macierzowy to komputer, który został zbudowany na bazie procesora macierzowego. Według klasyfikacji Flynna, zalicza się do komputerów SIMD (Single Instruction – Multiple Data), czyli potrafiących wykonać jedną instrukcję równolegle dla kilku różnych operandów. Zgodnie z powyższą definicją, w dalszej części referatu będę używał terminów „komputer macierzowy” oraz „komputer wektorowy” zamiennie.

Pierwszy komputer wektorowy został opracowany we wczesnych latach sześćdziesiątych na potrzeby projektu Solomon, którego celem było zwiększenie prędkości przetwarzania dużych ilości danych za pomocą używania dużej liczby koprocesorów matematycznych kontrolowanych przez jeden procesor główny. Procesor przysyłał wszystkim koprocesorom tę samą instrukcję, ale każdemu z nich podawał wskaźnik na inną daną, co pozwalało na operację na całych macierzach danych na raz. W roku 1962 projekt został anulowany, ale myśl została podjęta przez uniwersytet w Illinois, który w 1972 roku wypuścił komputer ILLIAC IV. Ich pierwotny projekt zakładał stworzenie maszyny o zdolności przetwarzania 1GFLOPS (FLOPS – Floating-Point Operations Per Second, liczba operacji zmiennoprzecinkowych wykonywanych w ciągu sekundy), do czego potrzebowaliby 256 jednostek arytmetyczno-logicznych, lecz ostateczna maszyna wypuszczona przez ten uniwersytet osiągała prędkość 100 MFLOPS z użyciem 64 jednostek ALU. W swoim czasie, komputer ten był najszybszą maszyną operującą na dużych zbiorach danych. Dla porównania – procesor Intel Pentium III 500MHz osiąga moc obliczeniową 2

GFLOPS.

Kolejne implementacje komputerów macierzowych, które osiągnęły sukces komercyjny, to CDC STAR-100 oraz Advanced Scientific Computer Texas Instruments. Używały jednostek ALU, z których każda miała architekturę potokową z 1, 2 bądź 4 równoległymi potokami oraz potrafiła pracować zarówno na danych wektorowych jak i skalarnych.

Pełne wykorzystanie techniki macierzowej nastąpiło jednak dopiero w komputerze Cray-1. Podczas kiedy poprzednie konstrukcje operowały na danych umieszczonych w pamięci operacyjnej, konstrukcja Craya posiadała 8 rejestrów wektorowych, z których każdy mieścił 64 słowa 64-bitowe. Operacje na wektorach danych odbywało się pomiędzy rejestrami, co pozwoliło na znaczny wzrost wydajności w przetwarzaniu danych. Dodatkowo, każde z działań na wektorach odbywało się w innej części procesora, co umożliwiło zastosowanie architektury potokowej. Podczas przetwarzania danych bez użycia potokowości wydajność architektury wynosiła 80 MFLOPS, przy jej maksymalnym wykorzystaniu – wzrastała trzykrotnie.

Dalszy rozwój superkomputerów szedł w kierunku maszyn równoległych (wieloprocessorowych) oraz masywnie równoległych. Ostatni z serii komputerów wektorowych Cray, Cray Y-MP, wykorzystywał do 8 równoległe działających procesory wektorowych.

Idea przetwarzania wektorowego została przeniesiona na pole komputerów osobistych, pierwszymi jej zastosowaniami masowymi były technologie MMX Intela (1997) oraz PowerPC AltiVec (1999). MMX udostępniał programiście 8 64-bitowych rejestrów współdzielonych z koprocesorem x87, które mogły być zamienione na do 64 8-bitowych rejestrów. AltiVec udostępnia 32 rejestry 128-bitowe oraz rozszerzenia przydatne w zastosowaniach graficznych – typ danych „piksel RGB”. Intel swoją technologię MMX rozwinął w SSE.

Technologia przetwarzania wektorowego uległa znacznemu przyspieszeniu dzięki zastosowaniu przetwarzania potokowego. Macierze na których mogły operować procesory mogły być znacznie większe niż ilość jednostek ALU.

Źródła

- <http://205.209.176.30/~rybnik/pliki/tene/inf.rybnik/egzaminy/AK/Opracowanie%20pyta%F1%20z%20odpowiedziami.doc>
- http://portalwiedzy.onet.pl/91362,...procesor_macierzowy,haslo.html
- en.wikipedia.org: Array_processor, SIMD, Convex_Computer, MMX, AltiVec, SSE, GAPP
- <http://www.siliconoptix.com/contentEngine/dspDocumentDownload.cfm?PCVID=27d41533-7e90-e2a3-bb88-fbfa93d46fo2>
- William Stallings - Computer Organization and Architecture 6 ed.