Notatki z Veriloga
Adresowanie bitowe
To, co intuicyjnie zapisywałoby się jako rejestr[15+i:i], w Verilogu 2001 zapisuje się jako [i+:16]
Blocking/non-blocking
- = - przypisanie blokujące, wykonywanie kolejnych instrukcji jest wstrzymywane do zakończenia tej, always @(posedge clk) b=a; c=b; wyglada tak:
- <= - przypisanie nieblokujące, kolejne instrukcje są wykonywane "równolegle", wyrażenie po prawej stronie jest ewaluowane natychmiast, always @(posedge clk) b<=a; c<=b wyglada tak:
Tablice rejestrów
Deklaracja: reg [15:0] arr2d [3:0][5:0];
Wyzerowanie ostatniego bitu ostatniego elementu: arr2d[3][5][15] = 0;